```
(Item 1 from file: 351)
 4/3/1
DIALOG(R) File 351: Derwent WPI
(c) 2006 Thomson Derwent. All rts. reserv.
             **Image available**
015310831
WPI Acc No: 2003-371766/200335
XRAM Acc No: C03-098615
XRPX Acc No: N03-296535
  An n-type electrode for group-III nitride-based compound semiconductor
  element contains e.g. vanadium, titanium, zirconium and/or tungsten and
 palladium, gold, silver and/or copper and aluminum, silicon and/or
  germanium
Patent Assignee: TOYODA GOSEI KK (TOZA ); KOIDE Y (KOID-I); MURAI S
  (MURA-I); MURAKAMI M (MURA-I); SHIBATA N (SHIB-I)
Inventor: KOIDE Y; MURAI S; MURAKAMI M; SHIBATA N
Number of Countries: 103 Number of Patents: 008
Patent Family:
                                            Kind
                                                   Date
                                                            Week
Patent No
              Kind
                     Date
                             Applicat No
                            WO 2002JP8884
              A1 20030320
                                             Α
                                                 20020902
                                                            200335
WO 200323838
              Α
                   20030314
                             JP 2001270960
                                             A
                                                 20010906
                                                            200336
JP 2003077862
                                                  20020902
                                                            200412
US 20040026701 A1 20040212
                             WO 2002JP8884
                                             Α
                             US 2003415915
                                                 20030505
                                             Α
                                                 20020902
                                                            200427
CN 1473356
               Α
                   20040204 \ CN 2002802830
                                             А
                                                 20020905
                                                            200429
                   20031121
                             TW 2002120273
                                             Α
TW 563207
               Α
                                                 20020902
                                                            200436
                             EP 2002760800
                                             Α
EP 1424726
               A1
                   20040602
                             WO 2002JP8884
                                             Α
                                                  20020902
KR 2004015019 A
                   20040218
                             KR 2003706093
                                             Α
                                                 20030502
                                                            200439
AU 2002328533 A1
                                                 20020902
                                                            200461
                   20030324 AU 2002328533
                                             Α
Priority Applications (No Type Date): JP 2001270960 A 20010906
Patent Details:
Patent No Kind Lan Pg
                        Main IPC
                                     Filing Notes
WO 200323838 Al J 20 H01L-021/28
   Designated States (National): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA
   CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN
   IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM
   PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU
   ZA ZM ZW
   Designated States (Regional): AT BE BG CH CY CZ DE DK EA EE ES FI FR GB
   GH GM GR IE IT KE LS LU MC MW MZ NL OA PT SD SE SK SL SZ TR TZ UG ZM ZW
                     6 H01L-021/28
JP 2003077862 A
                        H01L-021/00
US 20040026701 A1
CN 1473356
                       H01L-021/28
             Α
                       H01L-021/3205
TW 563207
             A
                                     Based on patent WO 200323838
EP 1424726
              A1 E
                       H01L-021/28
   Designated States (Regional): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB
   GR IE IT LI LT LU LV MC MK NL PT RO SE SI SK TR
                       H01L-021/28
KR 2004015019 A
                                    Based on patent WO 200323838
                       H01L-021/28
AU 2002328533 A1
```

3est Available Copy

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-077862

(43)Date of publication of application: 14.03.2003

(51)Int.CI.

H01L 21/28 H01L 21/338 H01L 29/778 H01L 29/812 H01L 33/00

(21)Application number: 2001-270960

(71)Applicant: TOYODA GOSEI CO LTD

06.09.2001 (22)Date of filing:

(72)Inventor: MURAI SHUNSUKE

MURAKAMI MASANORI KOIDE YASUO


SHIBATA NAOKI

(54) n-TYPE ELECTRODE FOR III NITRIDE-SYSTEM COMPOUND SEMICONDUCTOR ELEMENT

(57)Abstract: PROBLEM TO BE SOLVED: To obtain low resistance between an n-type electrode and an n-type layer composed of a III nitride-

system compound semiconductor.

SOLUTION: The n-type electrode is formed using a first electrode material, composed of at least a kind of material selected from among vanadium (V), titanium (Ti), zirconium (Zr) and tungsten (W), a second electrode material composed of at least a kind of material selected from among palladium (Pd), platinum (Pt), gold (Au), silver (Ag) and copper (Cu) and a third electrode material composed of a kind of material selected from among aluminum (AI), silicon (Si) and germanium (Ge).



TVAIとTVPUAIの比較

LEGAL STATUS

[Date of request for examination]

22.12.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-77862 (P2003-77862A)

(43)公開日 平成15年3月14日(2003.3.14)

(51) Int.Cl.7	•	識別記号		FΙ			•	テーマコード(参考)
H01L	21/28	301		H011	21/28		301H	4 M 1 O 4
	21/338				33/00		С	5 F O 4 1
	29/778						E	5 F 1 O 2
	29/812	•			29/80		Н	
	33/00							
			審査請求	未請求 i	請求項の数10	OL	(全 6 頁)	最終頁に続く

(21) 出顧番号 特願2001-270960(P2001-270960)

(22) 出顧日 平成13年9月6日(2001.9.6)

(71)出願人 000241463

豊田合成株式会社

愛知県西春日井郡春日町大字落合字長畑1

番地

(72)発明者 村井 俊介

京都府京都市中京区亀屋町386 コールポ

ートイゾ 503

(72)発明者 村上 正紀

京都府京田辺市薪長尾谷22-32

(74)代理人 100095577

弁理士 小西 富雅 (外2名)


最終頁に続く

(54) 【発明の名称】 I I I 族窒化物系化合物半導体素子用のn型電極

(57)【要約】

【課題】 n型電極とIII族窒化物系化合物半導体からなるn型層と間に更なる低抵抗化を得る。

【解決手段】 バナジウム(V)、チタン(Ti)、ジルコニウム(2r)及びタングステン(W)の中から選ばれる少なくとも1種からなる第1の電極材料と、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)及び銅(Cu)の中から選ばれる少なくとも1種からなる第2の電極材料と、及びアルミニウム(Al)、ケイ素(Si)及びゲルマニウム(Ge)の中から選ばれる少なくとも1種からなる第3の電極材料とで R2電極を形成する。



TI/AIとTI/Pd/AIの比較

gest Available Copy

【特許請求の範囲】

【請求項1】 バナジウム(V)、チタン(Ti)、ジルコニ ウム(Zr)及びタングステン(W)の中から選ばれる少なく とも1種からなる第1の電極材料と、

パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)及び銅(Cu) の中から選ばれる少なくとも1種からなる第2の電極材 料と、及びアルミニウム(AI)、ケイ素(Si)及びゲルマニ ウム(Ge)の中から選ばれる少なくとも1種からなる第3 の電極材料と、

を含んでなるIII族窒化物系化合物半導体素子用のn型 電極。

【請求項2】 前記第1の電極材料がバナジウムまたは チタンであり、前記第3の電極材料がアルミニウムであ る、ことを特徴とする請求項1に記載のIII族窒化物系 化合物半導体素子用のn型電極。

【請求項3】 n型層に請求項1または2に記載のn型 電極が形成されている、ことを特徴とするIII族窒化物 系化合物半導体素子。

【請求項4】 前記n型層がGaN、GaInN又はA 1GaNからなる、ことを特徴とする、請求項3に記載 のIII族窒化物系化合物半導体素子。

【請求項5】 n型層の上に、

バナジウム(V)、チタン(Ti)、ジルコニウム(Zr)及びタ ングステン(W)の中から選ばれる少なくとも1種からな る第1の電極材料層を形成するステップと、

パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)及び銅(Cu) の中から選ばれる少なくとも1種からなる第2の電極 材料層を形成するステップと、及びアルミニウム(AI)、 ケイ素(Si)及びゲルマニウム(Ge)の中から選ばれる少な くとも1種からなる第3の電極材料層を形成するステッ プと、

前記 n 型層及び前記第1~第3の電極材料層を加熱する ステップとを含むIII族窒化物系化合物半導体素子用の n型電極の製造方法。

【請求項6】 前記 n 型層の上に前記第1の電極材料層 を形成し、該第1の電極材料層の上に前記第2の電極材 料層を形成し、該第2の電極材料層の上に前記第3の電 極材料層を形成する、ことを特徴とする請求項5に記載 のn型電極の製造方法。

【請求項7】 前記加熱するステップは不活性ガスの雰 囲気下で行われ、加熱温度は500℃~700℃であ る、ことを特徴とする請求項5又は6に記載のn型電極 の製造方法。

【請求項8】 前記不活性ガスは窒素ガスであり、前記 加熱温度は550℃~650℃である、ことを特徴とす る請求項7に記載のn型電極の製造方法。

【請求項9】 前記第1の電極材料層:前記第2の電極 材料層:前記第3の電極材料層の膜厚比が10:1~1 0:100である、ことを特徴とする請求項5~8の何 れかに記載のn型電極の製造方法。

n型電極を備えたIII族窒化物系化合 【請求項10】 物半導体素子を製造する方法であって、請求項5~9の 何れかに記載されたn型電極を製造するステップを含む ことを特徴とする[[[族窒化物系化合物半導体素子の製

造方法。 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は111族窒化物系化合物 半導体素子用のn型電極に関する。

[0002] 10

【従来の技術】従来、青色系発光ダイオード等の!!!族 窒化物系化合物半導体素子においてそのn型層に形成さ れるn型電極には、それとn型層との間にオーミックコ ンタクトを確保するため、様々な改良がなされてきた。 特開平11-8410号公報に紹介されるn型電極は、 チタン、ジルコニウム及びタングステンの少なくとも1 種からなる第一の電極材料、アルミニウム、ケイ素及び ゲルマニウムの少なくとも1種からなる第二の電極材 料、並びにロジウムからなる第三の電極材料から構成さ 20 れる。

[0003]

【発明が解決しようとする課題】現在、発光素子には更 なる高出力化及び高効率化が求められており、その観点 からすると、n型電極とIII族窒化物系化合物半導体か らなるn型層との間に更なる低抵抗化が求められてい る。また、III族窒化物系化合物半導体を発光素子以外 の素子に応用する場合にも、n型III族窒化物系化合物 半導体と電極との間には充分に低い抵抗が要求されるこ ととなる。例えばn-AlGaN/GaN系HFET (Hetero Junction Field Effect Transistor) は、次 30 世代パワー・高周波デバイスとして注目されている。こ のデバイスの実用化のためには $n - A l_x G a_{1-x} N$ (x>0.2) に対してコンタクト抵抗値が 10^{-6} Ω - c m² 以下の熱安定な低抵抗オーミック・コンタクト 材が必要になる。現在n-GaNに用いられているTi /Al系のコンタクト材ではn-AlGaN中のAl組 成が増加するにしたがって、コンタクト抵抗値が増加し てしまう。

[0004]

【課題を解決するための手段】本発明者らは上記課題を 解決すべく鋭意検討を進めた結果、下記の発明を見出す に至った。即ち、バナジウム(V)、チタン(Ti)、ジルコ ニウム(Zr)及びタングステン(W)の中から選ばれる少な くとも1種からなる第1の電極材料と、パラジウム(P d)、白金(Pt)、金(Au)、銀(Ag)及び銅(Cu)の中から選ば れる少なくとも1種からなる第2の電極材料と、及びア ルミニウム(Al)、ケイ素(Si)及びゲルマニウム(Ge)の中 から選ばれる少なくとも1種からなる第3の電極材料 と、を含んでなるIII族窒化物系化合物半導体素子用の 50 n型電極。

【0005】この発明のn型電極によれば、上記の電極材料の組合せにより、特に第2の電極材料を採用することにより、III族窒化物系化合物半導体n型層と電極との間のコンタクト抵抗が従来例のものに比べて小さくなる。

【0006】上記において、第1の電極材料においては、熱安定性の見地から、バナジウム又はチタンを採用することが好ましい。第2の電極材料においては、より小さいコンタクト抵抗を得る見地から(図1参照)、パラジウムを採用することが好ましい。第3の電極材料においては、材料コストの見地から、アルミニウムを採用することが好ましい。本発明のn型電極は第4の電極材料を含むことができる。第4の金属成分として金(Au)やロジウム(Rh)等を挙げることができる。

【0007】本発明のn型電極は、例えば上記第1~第3の電極材料の層をn型層の上に積層しこれを加熱することにより形成される。第1~第3の電極材料から複数の電極材料を選択してこれら合金を予め準備し、これをn型層の上に積層することもできる。各電極材料層を関極材料層が第1の電極材料層が第1の電極材料層が第1の電極材料層が第1の電極材料層を積層することができる。第1~第3の各電極材料層を積層することができる。第1~第3の各電極材料層を積層することができる。第1~第3の各電極材料層を当該複数の金属材料を積層して一つの電極材料層を当該複数の金属材料を積層して一つの電極材料層とすることもできる。後者の場合、例えば第1の電極材料を構成する2種類の金属の層を第2の電極材料層を挟むように存在させることもできる。

【0008】 n型層の上に各電極材料を積層する方法は特に限定されるものではなく、蒸着、スパッタリング、その他の方法を採用することができる。各電極材料層の積層の順序も特に限定されるものではないが、n型層側より、第1の電極材料層、第2の電極材料層及び第3の電極材料層の順に形成することが熱安定性等の見地から好ましい。

【0009】加熱は電極材料とn型層との間にオーミックコンタクトを形成するために行われる。当該加熱により、各電極材料は渾然一体となり合金化される。加熱は常圧下、不活性ガスの雰囲気で行われることが好ましい。不活性ガスには窒素ガス、ヘリウムガス、アルゴンガス等を用いることができる。これは安全性を考慮した場合であり、電極特性の観点からは水素ガスなども使用できる。加熱温度及び加熱時間はn型層の形成材料や採用した電極材料及びその膜厚に応じて適宜選択される。【0010】なお、この明細書においてIII族窒化物系化合物半導体は一般式として $A1 \times Ga \times In$ 1-x-yN($0 \le X \le 1$ 、 $0 \le Y \le 1$ 、 $0 \le X + Y \le 1$

1) で表され、AIN、GaN及びInNのいわゆる2

元系、Al_xGa_{1-x}N、Al_xIn_{1-x}N及びG

 a_{X} I n_{1-X} N (以上において0 < x < 1) のいわゆ る3元系を包含する。III族元素の少なくとも一部をポ ロン(B)、タリウム(Tl)等で置換しても良く、ま た、窒素(N)の少なくとも一部もリン(P)、ヒ素 (As)、アンチモン(Sb)、ビスマス(Bi)等で 置換できる。III族窒化物系化合物半導体層は任意のド ーパントを含むものであっても良い。n型不純物とし て、Si、Ge、Se、Te、C等を用いることができ る。p型不純物として、Mg、Zn、Be、Ca、S r、Ba等を用いることができる。なお、p型不純物を ドープした後にIII族窒化物系化合物半導体を電子線照 射、プラズマ照射若しくは炉による加熱にさらすことも 可能であるが必須ではない。111族窒化物系化合物半導 体層の形成方法は特に限定されないが、有機金属気相成 長法(MOCVD法)のほか、周知の分子線結晶成長法 (MBE法)、ハライド気相成長法(HVPE法)、ス パッタ法、イオンプレーティング法、電子シャワー法等 によっても形成することができる。なお、発光素子の構 成としてはホモ構造、ヘテロ構造若しくはダブルヘテロ 20 構造のものを用いることができる。また量子井戸構造 (単一量子井戸構造若しくは多重量子井戸構造) を採用 することもできる。

[0011]

【実験例1】以下、本発明の実験例を説明する。MOC VD法により、サファイア基板上に成長させたA1Nバッファ層 $(0.02\mu m)$ 、その後 $GaN B(2.0\mu m)$ 、 $SiF-プn-Al_{0.2}Ga_{0.8}N(N_{d}=2\times10^{1.8}~cm^{-3})$ を成長させ、HEMT構造を使用した。これに半導体界面からTi/Pd/Al(膜厚m:20/3.5.10/200)、及びTi/Pt/Al(膜厚m:20/3.5.10/200)を蒸着し、どちらもRTA(Rapid Thermal Annealing)で窒素ガス雰囲気中で30秒の熱処理を行い、その後Marlow-Das型TLM法によりコンタクト抵抗値を測定した。結果を図1及び図2に示す。なお、図1及び図2の結果は各加熱温度における測定結果の相加平均値である。

【0013】また、図2の結果において、Ptを添加し た実施例のTi/Pt/Alのコンタクト抵抗値は、黒 丸で示した比較例Ti/Al (膜厚nm:16/200) より低い値を示し、 $\rho_c = 3$. 8×10^{-5} ($\Omega - cm$ 2) であった。以上より、n型のAlGaN/GaNへ テロ構造において、A1GaN層に形成される電極とし TTi/Pt/Alが好ましく、その膜厚比はTi:P d:Al=10:1~10:100であり、更に好まし くは10:1~2:100であることがわかる。また、 加熱温度は500℃~700℃が好ましく、更に好まし くは550℃ \sim 650℃であることがわかる。

【0014】これらの結果はPd-Ga化合物の存在が 考えられる。これらの結果から、まずPdのようなGa と反応性の高い金属がn型層中のGaと化合物をつくる ことでn型層中にGa-vacancyが作られ、そこ に不活性のSiが入りこみドナーとして働くことでドナ 一濃度が上昇し、コンタクト抵抗の低下を得られること となったと考えられる。更には、Ga-vacancy へSiが入りこまない場合にもGa-vacancy自 体にn型化を促進させる作用があるので、同様にコンタ クト抵抗を低下させる効果が得られるものと考えられ る。更には劣化に関して、Ti/Pd/Al電極につい て室温で4000時間以上放置した後、上記と同様にコ ンタクト抵抗を測定したところ、図1とほぼ同じ結果が 得られた。

【0015】n型AlGaN/GaN HEMT構造が

p型層5

発光する層を含む層

n-GaN:Sin型層 3

バッファ層 2 基板 1

【0019】基板1の上にはバッファ層2を介してn型 不純物としてSiをドープしたGaNからなるn型層3 を形成した。ここで、基板1にはサファイアを用いた が、これに限定されることはなく、サファイア、スピネ ル、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウ ム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、 III族窒化物系化合物半導体単結晶等を用いることがで で形成されるがこれに限定されることはなく、材料とし てはGaN、InN、AlGaN、InGaN及びAl InGaN等を用いることができ、製法としては分子線 結晶成長法(MBE法)、ハライド系気相成長法(HV PE法)、スパッタ法、イオンプレーティング法、電子 シャワー法等を用いることができる。GaNを基板とし て用いた場合は、当該バッファ層を省略することができ る。さらに基板とバッファ層は半導体素子形成後に、必 要に応じて、除去することもできる。

【0020】ここでn型層はGaNで形成したが、A1

得られるのであれば、基板、バッファ層の材質を問わな いことはいうまでもない。又、n型AlGaN/GaN の他にn型AIGaN/AIGaN、n型GaN/In GaN、n型InGaN/InGaNでも良い。Ti/ Pd/Al、Ti/Pt/Alの電極はn型AlGaN のみならず、n型GaNやn型InGaNに対しても良 好な結果が得られる。

【0016】第1の金属材料としてTi以外に、Zr、 Wを使用できることは特開平11-8410号公報に記 10 載されている。第3の金属材料としてA1以外にSi及 びGeを使用できることも特開平11-8410号公報 に記載されている。

[0017]

【実施例2】実施例1と同様なHEMT構造にTiの代 わりにパナジウム(V)を用いた。電極は蒸着法を用いて 形成し、熱処理はRTAで、実施例1と同条件である。 V/A1を用いた場合には、コンタクト抵抗は6×10 $^{-\,6}$ (Ω $^{-\,c\,m^{\,2}}$)であったものが $\,$ V $\,/\,\,$ P $\,$ d $\,/\,\,$ A $\,\,$ l(膜 厚nm: 20/5/200) では 5×10^{-6} (Ω-c 20 m²)、V/Pt/A1 (膜厚nm: 20/3/20 0) では5. 5×10^{-6} ($\Omega - cm^2$) が得られた。 この場合において、熱処理温度は500~700℃が望 ましい。

[0018]

【実施例3】以下、この発明の実施例について説明す る。まず、図3に示す構成に半導体層を積層した。

組成 p - GaN:Mg

InGaN層を含む層

A 1 Nサファイア

GaN、InGaN若しくはAlInGaNを用いるこ とができる。また、n型層はn型不純物としてSiをド ープしたが、このほかにn型不純物として、Ge、S e、Te、C等を用いることもできる。n型層3は発光 する層を含む層4側の低電子濃度n-層とバッファ層2 側の高電子濃度 n +層とからなる 2 層構造とすることが できる。発光する層を含む層4は量子井戸構造の発光層 きる。さらにバッファ層はA \bot N を用いてM O C V D 法 U U を含んでいてもよく、また発光素子の構造としてはシン グルヘテロ型、ダブルヘテロ型及びホモ接合型のものな どでもよい。

> 【0021】発光する層を含む層4はp型層5の側にマ グネシウム等のアクセプタをドープしたバンドギャップ の広いIII族窒化物系化合物半導体層を含むこともでき る。これは発光する層を含む層4中に注入された電子が p型層5に拡散するのを効果的に防止するためである。 【0022】発光する層を含む層4の上にp型不純物と してMgをドープしたGaNからなるp型層5を形成し 50 た。このp型層はAlGaN、InGaN又はInAl

GaNとすることもできる、また、p型不純物としては Zn、Be、Ca、Sr、Baを用いることもできる。 さらに、p型層 5を発光する層を含む層 4 側の低ホール 濃度 p - 層と電極側の高ホール濃度 p + 層とからなる 2 層構造とすることができる。

【0023】上記構成の発光ダイオードにおいて、各II I族窒化物系化合物半導体層は一般的な条件でMOCV Dを実行して形成するか、分子線結晶成長法(MBE 法)、ハライド系気相成長法(HVPE法)、スパッタ 法、イオンプレーティング法、電子シャワー法等の方法 で形成することもできる。

【0024】その後、マスクを形成してp型層5、発光する層を含む層4及びn型層3の一部を反応性イオンエッチングにより除去し、n電極9を形成すべきn電極形成面11を表出させる。そして、ウエハの全面に、蒸着装置にて、透光性電極6の形成層としてCo層(1.5 nm)とAu層(60nm)を順次積層する。次に、リフトオフ法により、Cr層(30nm)、Au層(1.5 μ m)及びA1層(10nm)を順次蒸着積層してp台座電極7の形成層を積層する。

【0025】その後、Ti層(20nm)、Pd層(5nm)及びA1層(200nm)を順次積層してn型電極9の形成層を同様にリフトオフ法により形成する。

【0026】このようにして得られた試料を常圧、窒素雰囲気下、600℃で30秒の加熱を行う。その後、ダイシング工程によりウエハから各チップを切り出して実施例の発光ダイオード10は20mAで電圧は3.2 V以下が得られており良好である。また、Ti/Pd/Alの代わりにTi/Pt/AlやV/Pd/Al、V/Pt/Alでも同様に良好な結果が得られた。

【0027】この発明は、上記発明の実施の形態の説明 に何ら限定されるものではない。特許請求の範囲の記載 を逸脱せず、当業者が容易に想到できる範囲で種々の変 形態様もこの発明に含まれる。

【0028】以下、次の事項を開示する。

11 n型層の上に積層された、バナジウム(V)、チタン(Ti)、ジルコニウム(Zr)及びタングステン(W)の中から選ばれる少なくとも1種からなる第1の電極材料層、パラジウム(Pd)、白金(Pt)、金(Au)、銀(Ag)及び銅(Cu)の中から選ばれる少なくとも1種からなる第2の電極材料層、並びにアルミニウム(Al)、ケイ素(Si)及びゲルマニウム(Ge)の中から選ばれる少なくとも1種からなる第

12 前記 n型層の上に前記第1の電極材料層を形成 10 し、該第1の電極材料層の上に前記第2の電極材料層を 形成し、該第2の電極材料層の上に前記第3の電極材料 層を形成する、ことを特徴とする11に記載のn型電

3の電極材料層を加熱して得られるn型電極。

13 前記加熱は不活性ガスの雰囲気下で行われ、加熱温度は500 $^{\circ}$ $^{\circ}$

14 前記不活性ガスは窒素ガスであり、前記加熱温度は550℃~650℃である、ことを特徴とする13に記載のn型電極。

20 15 前記第1の電極材料層:前記第2の電極材料層: 前記第3の電極材料層の膜厚比が10:1~10:10 0である、ことを特徴とする11~14の何れかに記載 のn型電極。

16 11~15の何れかに記載されたn型電極を有することを特徴とするIII族窒化物系化合物半導体素子。

【図面の簡単な説明】


【図1】図1は本発明の実施例のn型電極(Ti/Pd/Al)のコンタクト抵抗を示すグラフである。


【図2】図2は他の実施例のn型電極(Ti/Pt/A 30 1)のコンタクト抵抗を示すグラフである。

【図3】図3は実施例の発光素子の構成を示す断面図である。

【符号の説明】


- 3 n型層、
- 9 n型電極
- 10 発光素子





TVAIとTI/Pt/AIの比較

【図3】



フロントページの続き

(51) Int. Cl. ⁷

識別記号

FΙ

テ-マコード(参考)

(72)発明者 小出 康夫

H 0 1 L 33/00

京都府京都市伏見区池ノ内町官有地藤森合

同庁舎141

(72)発明者 柴田 直樹

愛知県西春日井郡春日町大字落合字長畑1

番地 豊田合成株式会社内

Fターム(参考) 4M104 AA04 BB13 BB14 BB18 CC01

DD78 FF13 GG04 HH15

5F041 AA21 CA04 CA05 CA34 CA40

CA46 CA73 CA83 CA92 CA98

5F102 FA03 GJ10 GK04 GL04 GM04

GQ01 HC11 HC21